Contexte
Le département « Digital HW/SoC (System on Chip) » de l’unité de produit « Secure Connected Edge » basé à Caen recrute un stagiaire de fin d’étude sur une durée de 6 mois afin de développer un outil d’analyse de performance pour les simulations hardware de nos composants numériques.
Ce stage se déroule au sein de l’équipe de conception et d’intégration numérique qui offre solutions et composants pour les marchés de la Téléphonie Mobile, du paiement sécurisé, de l’identification numérique, des objets connectés et des infrastructures NFC.
Cette équipe est en charge de délivrer des solutions qualifiées aux principaux acteurs de la Téléphonie et des Transactions Mobile.
Le respect des livraisons dans les temps établis et la qualité des blocs conçus sont les piliers de nos activités de conception. L’équipe de Conception est engagée dans toutes les étapes Hardware (HW) du développement d’un composant : de ses étapes de spécifications aux étapes de mise en fonderie, validation, lancement de la production et support aux clients.
Dans le cadre de la vérification de nos composants, les simulations hardware génèrent un grand nombre d’informations permettant d’analyser le comportement du système.
L’objectif du stage est de développer un outil interne permettant d’extraire et de mesurer des indicateurs de performance à partir de ces simulations, afin de faciliter l’analyse des scénarios de test et l’identification des éventuels points d’optimisation.
Nous recrutons un stagiaire de fin d’étude sur une durée de 6 mois afin de développer un outil d’analyse de performance appliqué aux simulations hardware de composants numériques.
Vos missions
Le(a) stagiaire prendra en charge/réalisera une ou plusieurs des missions suivantes :
Compréhension de l’environnement de simulation hardware existant.
Identification des métriques de performance pertinentes à extraire des simulations : latence, bande passante, temps d’attente, occupation des interfaces ou événements significatifs.
Définition d’un format de collecte et de traitement des données issues des simulations.
Développement d’un outil permettant d’analyser automatiquement les performances d’un système simulé.
Génération de rapports ou de vues synthétiques permettant de comparer plusieurs scénarios de simulation.
Intégration de l’outil dans l’environnement de vérification existant.
Validation de la solution sur des cas d’usage représentatifs.
Votre profil
Niveau d’études : Bac + 5, dernière année d’école d’ingénieur en spécialité Circuits Intégrés, Systèmes Electroniques Intégrés, Electronique, Micro-Electronique, Conception d’Objets Communicants, Systèmes embarqués, Systèmes Electroniques ou Informatique industrielle.
Connaissances requises en :
Conception numérique et flot de vérification.
VHDL / Verilog ou SystemVerilog.
Développement logiciel, idéalement Python.
Environnement Linux et scripting, par exemple Bash ou Tcl.
Des connaissances en UVM, analyse de traces de simulation ou performance système seraient un plus.
Un bon niveau d’anglais est exigé, le stage se déroulant dans un contexte international multi-site.
Context
The “Digital HW/SoC (System on Chip)” department of the “Secure Connected Edge” product unit, located in Caen, is looking for a final-year engineering intern for a 6-month period in order to develop a performance analysis tool for hardware simulations of our digital components.
This internship takes place within the Digital Design and Integration team, which provides solutions and components for the Mobile Phone, secure payment, digital identification, connected objects and NFC infrastructure markets.
This team is responsible for delivering qualified solutions to major players in Mobile Phone and Mobile Transactions. On-time delivery and the quality of the designed blocks are key pillars of our design activities. The Design team is involved in all Hardware (HW) development steps of a component: from specification phases to tape-out, validation, production ramp-up…