Contexte
Les activités se déroulent au sein d’une équipe de recherche et développement en charge de la vérification digitale et mixed-signal de circuits intégrés complexes.
Le stage s’inscrit dans un contexte d’automatisation avancée des activités de vérification pour des IP mixtes, telles que des convertisseurs DC/DC intégrant un contrôle digital.
L’objectif est d’explorer et de mettre en œuvre un agent IA capable d’analyser une spécification fonctionnelle afin d’assister la génération de VIP réutilisables, de checkers et d’assertions génériques.
Étudier les besoins de vérification associés à des IP mixtes avec contrôle digital, en particulier les convertisseurs DC/DC.
Analyser une spécification fonctionnelle afin d’identifier automatiquement les interfaces, comportements attendus, séquences de contrôle et conditions d’erreur.
Concevoir une approche basée sur un agent IA pour assister la génération de composants de vérification réutilisables.
Générer des VIP, checkers et assertions SystemVerilog génériques permettant de vérifier le comportement digital d’IP mixtes.
Évaluer la pertinence, la robustesse et les limites de l’approche sur des cas d’usage représentatifs.
Vos missions
Le/la stagiaire participera à la définition, au développement et à l’évaluation d’un flot de génération assistée par IA pour la vérification d’IP mixed-signal à contrôle digital.
Les principales missions seront les suivantes :
Comprendre le fonctionnement d’une IP mixte de type DC/DC avec boucle de contrôle digital, registres de configuration, modes de fonctionnement et mécanismes de protection.
Analyser des spécifications techniques afin d’en extraire les exigences vérifiables, les comportements attendus et les scénarios de test pertinents.
Définir une méthodologie de génération automatique ou semi-automatique de VIP à partir de la spécification.
Mettre en œuvre un agent IA capable d’assister l’analyse de la spécification et la production de livrables de vérification.
Générer des templates SystemVerilog/UVM : agents, monitors, checkers, scoreboards, séquences et modèles de couverture.
Proposer et générer des assertions SystemVerilog génériques pour vérifier les protocoles, les séquences de contrôle, les timings, les états interdits et les réactions aux défauts.
Intégrer les éléments générés dans un environnement de simulation et les valider sur des exemples représentatifs.
Documenter l’architecture de la solution, les choix méthodologiques, les résultats obtenus et les pistes d’amélioration.
Votre profil
Étudiant(e) en dernière année d’école d’ingénieur ou de master en électronique, microélectronique, systèmes embarqués, informatique industrielle, intelligence artificielle appliquée ou domaine équivalent.
Bonnes bases en conception digitale et vérification : RTL, SystemVerilog, notions UVM, simulation et debug.
Intérêt pour les IP mixed-signal, les convertisseurs DC/DC, les architectures à contrôle digital et les interfaces de configuration.
Connaissances ou forte motivation pour les approches d’IA générative, agents IA, traitement de documents techniques et automatisation de génération de code.
Pratique de Python souhaitée pour le prototypage, l’orchestration de l’agent IA, l’analyse de données ou l’automatisation de scripts.
Rigueur, curiosité technique, esprit d’analyse, autonomie et capacité à challenger les résultats générés par l’IA.
Bon niveau d’anglais technique requis pour lire les spécifications, rédiger la documentation et présenter les résultats.
Context
The activities will take place within a Research & Development team responsible for the digital and mixed-signal verification of complex integrated circuits.
This internship is part of an advanced automation initiative for verification activities related to mixed-signal IPs, such as DC/DC converters incorporating digital control.
The objective is to explore and implement an AI agent capable of analyzing a functional specification to support the generation of reusable Verification IPs…